Die Lehrveranstaltung „Embedded Systems“ startet am 1. Oktober 2026 um 14 Uhr mit einer Einführungsvorlesung.
Die Veranstaltung soll einen tiefen Einblick in die Architektur eines Prozessors bieten, daher wird RISC-V als moderner Vertreter der Mikroprozessoren behandelt. Studierende werden im Laufe der Veranstaltung die komplette Implementierung eines RISC-V-Prozessors bearbeiten. Konkret geht es um die Prozessorarchitektur und ISA (Instruction Set Architecture): Die Studierenden implementieren in einem mehrstufigen Versuchszyklus einen vollständigen RV32I-Single-Cycle-Prozessor in Verilog von der ALU und dem Registerfile über das Steuerwerk bis zur Branch-Logik und abschließend dem vollständigen Top-Level-Modul mit einem Assembler-Testprogramm. Dazu werden die erforderlichen Kenntnisse in SystemVerilog vermittelt.
Der Versuchszyklus ist in aufeinander aufbauende Teilversuche gegliedert. Beginnend mit der Implementierung grundlegender Rechenwerke (ALU, Speicher, Registerfile) werden schrittweise das Steuerwerk, die Fetch-Stufe, der Instruction-Decoder sowie die Branch-Steuerlogik ergänzt, bis am Ende ein vollständig funktionsfähiger Prozessor in der Simulation läuft. Jeder Teilversuch umfasst eine Implementierungsaufgabe in Verilog sowie eine zugehörige Testbench zur Verifikation des eigenen Entwurfs.
Begleitend zur praktischen Implementierung werden in der Vorlesung die theoretischen Grundlagen vermittelt: Befehlssatzarchitekturen (ISA), Datenpfad und Steuerwerk eines Single-Cycle-Prozessors, Assembler-Programmierung in RISC-V sowie ein Ausblick auf weiterführende Themen wie Pipelining, Hazard-Behandlung und Speicherhierarchien.
Voraussetzungen: Grundkenntnisse in digitaler Schaltungstechnik (Kombinatorik, Flip-Flops, endliche Automaten) sowie Erfahrung mit einer Programmiersprache werden vorausgesetzt. Verilog-Kenntnisse sind nicht erforderlich und werden im Rahmen der Veranstaltung erarbeitet.
Lernziele: Nach erfolgreichem Abschluss der Lehrveranstaltung sind die Studierenden in der Lage, die Architektur eines modernen Prozessors zu beschreiben und zu analysieren, digitale Schaltungen auf Register-Transfer-Ebene (RTL) in Verilog zu entwerfen und zu verifizieren sowie einfache Programme in RISC-V-Assembler zu schreiben und deren Ausführung auf dem selbst implementierten Prozessor nachzuvollziehen.
Alle Materialien – Versuchsbeschreibungen, Verilog-Vorlagen und Musterlösungen – werden semesterbegleitend in diesem Moodle-Kurs bereitgestellt.
- Dozent/in: Juergen Freudenberger